NEW
正社員
【職務概要】
半導体設計エンジニアを担当していただきます。
【職務詳細】
VHDL、Verilog-HDL、System Verilog、SystemCによる、
ロジック回路設計を主にお任せします。
ハイレベルな設計を手がけていただくことが多くなります。
また、SystemCに関する技術提供、新たな設計環境構築、設計を
効率化するための手法を開発する設計・検証コンサルティングに
携わっていただくことも可能です。
ロジック回路設計からスタートするもよし、
最初からコンサルティングに携わるもよし。
あなたの希望と実力に応じて、選択していただけます。
【ハイレベルな設計に携われるワケ】
トレーニング、講演会などを通じて、多くの大手半導体メーカーや
機器メーカーに技術提供する同社。これらの実績が高く評価され、
設計も手がけてほしいというオファーが絶えませんでした。
そこで、実際に設計も行なうように。代表取締役の実績から、
抽象度の高いハイレベルな設計をお願いされることが多くあります。
【業務内容変更の範囲】
同社業務全般
| 募集職種 |
技術職（電気、電子、機械） > 回路・システム設計 > 回路設計（デジタル） 技術職（電気、電子、機械） > 回路・システム設計 > 回路設計（アナログ） |
|---|---|
| 雇用形態 | 正社員 |
| 勤務時間 | - |
| 勤務地 | 【関東】神奈川県 横浜市港北区 JR・地下鉄各線「新横浜」駅徒歩7分 勤務地変更の範囲:取引先(案件先)の勤務地により異なる |
| 交通 | - |
| 給与 | 年収 450万円～650万円 |
| 待遇・福利厚生 | ■年収：450万～850万円 月給制：月額320000円 賞与：2回 昇給：1回 ■雇用形態：正社員 契約期間：無期 試用期間：有(3ヵ月) ■福利厚生： 交通費全額支給、出張手当、海外研修制度、退職金制度、社員持株制度、保養所 ■勤務時間：フレックスタイム制（標準労働時間7時間) ※コアタイム10時00分～15時00分 休憩時間：60分 ■喫煙情報：屋内禁煙 |
| 休日・休暇 | 年間休日128日、完全週休2日制（土・日）、祝日、夏季、年末年始、有給（初年度12日）、慶弔、代休 |
| 応募資格 | 【必須】 ・VHDL、Verilog-HDLによるロジック回路設計の経験 【尚可】 ・SystemCへの興味 《毎月1回は勉強会を実施》 技術ノウハウの共有を目的として、全員で勉強会を行なっています。 現在は、SystemCの設計手法に関する勉強会が主流です。 講師役となるのはメンバー全員。順番を決め、当番制で行なっています。 《社外セミナーへの参加を奨励》 他社が主催する技術トレーニングなどのセミナーへの参加を奨励しています。 また、海外研修に参加する機会も用意しています。 43歳以下 【年齢制限理由】 長期勤続によるキャリア形成を図る観点から、若年者等を期間の定めのない労働契約の対象として募集・採用するため |
|---|---|
| 応募方法 | このページ内の「応募」ボタンよりご応募ください。
|
| 選考プロセス | - |
| 会社名称 | 株式会社エッチ・ディー・ラボ |
|---|---|
| 所在地 | 〒222-0033 神奈川県横浜市港北区新横浜3-17-6 イノテックビル10F |
| 事業内容 | ■事業内容： 回路設計の総合コンサルティング（通信、画像処理に関するHDL設計、LSI・FPGA設計およびコンサルティング、IP開発、LSI・FPGA設計トレーニング） |
| 代表者 | 代表取締役社長 長谷川 裕恭 |
| URL | https://hdlab.com/ |
| 設立 | 年1996年4月 |
| 資本金 | 37百万円 |
| 売上 | 311百万円 |
| 従業員数 | 30名 |
| 平均年齢 | 38歳 |
| 主要取引先 | - |
転職したいけど、求人を探す時間がない人は、かんたん登録で、お仕事探しがらくらくスムーズになる
転職EXに会員登録しよう!
転職EXの会員登録をすると、以下の便利な機能がすぐにご利用になれます。ぜひご利用ください。
新規会員登録 (無料)気になるリストに保存できる件数は20件までです。
20件以上保存するにはログインが必要です。
ログイン後は、今までログイン中気になるリストに入っていた案件も見ることができます。
