NEW
正社員
・論理合成
・STA（タイミング解析／タイミングイタレーション）
・SDC（タイミング制約）の設計
・社内DFT／BEDメンバーとの協調設計
・顧客への進捗報告
・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動
＜DFT＞
・製品仕様に合わせて最適化した出荷前テストプランを顧客へ提案
・顧客CHIP回路構成に合わせ最適化したテスト回路の実装仕様設計及び実装／検証
┗DFTツールを活用したテスト回路（MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP－DFT?等）の実装／検証
┗DFTツールでは対応できない特別なTEST回路のRTL設計／検証／論理合成
・実装したテスト回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析
・社内各部門との協調設計
・顧客への進捗報告
・出荷テスト対応部門と協力して出荷テスト用ATE向けTESTボードの仕様を策定
・出荷テスト用パタンの設計／検証、テスト結果のデバッグ、歩留まり向上施策の検討
＜BED＞
・ChipおよびBlockのレイアウト設計
・チームメンバーのサポート、進捗管理
・社内FED／DFTメンバーと協調設計
・顧客への進捗報告
・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動
| 募集職種 |
技術職（電気、電子、機械） > 半導体設計 > デジタルIC設計（メモリ） |
|---|---|
| 雇用形態 | 正社員 |
| 勤務時間 | - |
| 勤務地 | 神奈川県 |
| 交通 | - |
| 給与 | 年収 500万円～1000万円 |
| 待遇・福利厚生 | 経験・スキルに応じて変動します |
| 休日・休暇 | 完全週休二日(土日) |
| 応募資格 | 【必須要件】 ・半導体設計経験 【歓迎要件】 ・デジタル設計（FED、DFT、BED）経験 ・プログラミング経験（TCL、Python、UNIX） ・英語力（目安：TOEIC（R）テスト（R）テスト500点） |
|---|---|
| 応募方法 | このページ内の「応募」ボタンよりご応募ください。
|
| 選考プロセス | - |
転職したいけど、求人を探す時間がない人は、
半導体開発/正社員【人材紹介】
スクエアプランニング株式会社かんたん登録で、お仕事探しがらくらくスムーズになる
転職EXに会員登録しよう!
転職EXの会員登録をすると、以下の便利な機能がすぐにご利用になれます。ぜひご利用ください。
新規会員登録 (無料)気になるリストに保存できる件数は20件までです。
20件以上保存するにはログインが必要です。
ログイン後は、今までログイン中気になるリストに入っていた案件も見ることができます。
