NEW
正社員
-顧客製品仕様に合わせ最適化した出荷前TESTプランの提案
-顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計/実装及び検証
-DFT工程の顧客窓口対応（顧客との折衝、進捗報告等）
-DFTツールを活用したTEST回路の実装（MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP－DFT等）
-DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成
-設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析
-出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定する
-出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応
-歩留まり向上施策の検討/実施
-担当製品のDFTリーダーとして社内外各部門との協力/交渉を行う
-担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め（タスクアサイン/進捗管理/サポート）を行う
| 募集職種 |
技術職（電気、電子、機械） > 半導体設計 > デジタルIC設計（メモリ） |
|---|---|
| 雇用形態 | 正社員 |
| 勤務時間 | - |
| 勤務地 | 神奈川県 |
| 交通 | - |
| 給与 | 年収 800万円～1500万円 |
| 待遇・福利厚生 | 経験・スキルに応じて変動します |
| 休日・休暇 | 完全週休二日(土日) |
| 応募資格 | 【必須要件】 ■下記いずれかの経験 ※以下年数は目安となります。 （1）DFT設計（仕様設計／回路実装／検証）の経験6年以上、またはDFT設計4年以上とその他Digital機能回路設計の経験合わせて8年以上 （2）VerilogまたはVHDLのGateレベルNETLISTを用いた設計／検証の経験5年以上 （3）VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る事 （4）Unix／Linux環境でTclスクリプトとEDAToolを用いた設計業務の経験5年以上 【歓迎要件】 必須要件のご経験がそれぞれ10年程度ある方 |
|---|---|
| 応募方法 | このページ内の「応募」ボタンよりご応募ください。
|
| 選考プロセス | - |
転職したいけど、求人を探す時間がない人は、
半導体開発/正社員【人材紹介】
スクエアプランニング株式会社
半導体開発/正社員【人材紹介】
スクエアプランニング株式会社
半導体開発/正社員【人材紹介】
スクエアプランニング株式会社かんたん登録で、お仕事探しがらくらくスムーズになる
転職EXに会員登録しよう!
転職EXの会員登録をすると、以下の便利な機能がすぐにご利用になれます。ぜひご利用ください。
新規会員登録 (無料)気になるリストに保存できる件数は20件までです。
20件以上保存するにはログインが必要です。
ログイン後は、今までログイン中気になるリストに入っていた案件も見ることができます。
