NEW
正社員
【職務概要】
UVM／SystemVerilog検証エンジニアを募集します。
【職務詳細】
・半導体・LSIのロジック検証業務
・要求仕様書をもとにした検証項目・検証仕様の策定
・SystemVerilog／UVMを用いた検証環境の構築
・シミュレーション実行および機能検証
・Xcelium、Verdi等のEDAツールを活用したデバッグ
・不具合解析・検証結果の分析および回路設計部門へのフィードバック
・Gitを用いたソースコード管理
・Redmineを用いた課題・進捗管理
・Python、Perl、Shell等を用いた検証業務の自動化
・効率化・Linux環境での開発・運用
【同社について】
複数のメーカーを経験しながら多様なプロジェクトに参画できる環境が整っており「自らの手で未来を創りたい」という志を持つ方にとって最適なフィールドがここにあります。
また、経験・年齢・スキル・キャリアパスに応じた個別研修カリキュラムを整備しており、技術力のみならず課題発見力やコミュニケーション力といった人間力の育成にも注力しています。
【業務内容変更の範囲】
同社業務全般
| 募集職種 |
技術職（電気、電子、機械） > 回路・システム設計 > 回路設計（アナログ） 技術職（電気、電子、機械） > 半導体設計 > アナログ・高周波IC設計 |
|---|---|
| 雇用形態 | 正社員 |
| 勤務時間 | - |
| 勤務地 | 神奈川県横浜市磯子区（顧客先） JR各線「新杉田」駅 勤務地変更の範囲:会社の定める業務 |
| 交通 | - |
| 給与 | 年収 350万円～550万円 |
| 待遇・福利厚生 | ■年収：380万～600万円 月給制：月額261000円 賞与：年2回（7月、12月） 昇給：年1回（4月） ■雇用形態：正社員 契約期間：無期 試用期間：有(6ヶ月) ■福利厚生： 通勤手当、住居手当、家族手当、退職金制度、役職者手当、財形貯蓄、職能人事、資格一時金制度、資格取得報奨金（5000円～10万円支給）、展示会・セミナー参加支援、親睦会（職場懇親会）、社内行事（方針説明会） ■勤務時間：フレックスタイム制（標準労働時間1日8時間)※勤務時間例：9時～18時 休憩時間：60分 ■喫煙情報：屋内禁煙 |
| 休日・休暇 | 【年間休日121日】完全週休2日制(土・日)、GW休暇、夏季休暇、年末年始休暇、年次有給休暇、慶弔休暇、育児休暇、ウェルカム休暇 |
| 応募資格 | 【必須】 ・SystemVerilogの使用経験 ・Xcelium、Verdi等のEDAツールの使用経験 ・Linux環境での開発経験 【尚可】 ・UVMを用いた検証環境構築経験 ・Redmineの使用経験 ・Gitを用いたソースコード管理経験 |
|---|---|
| 応募方法 | このページ内の「応募」ボタンよりご応募ください。
|
| 選考プロセス | - |
| 会社名称 | 株式会社アテック |
|---|---|
| 所在地 | - |
| 事業内容 | 【事業内容】機械設計／電子回路設計／制御ソフトウェア開発／通信・ネットワーク構築／化学系研究開発等、請負業務をはじめとする総合エンジニアリング企業 【会社の特徴】取引先は日本を代表するような大手メーカー。受注しているプロジェクトは、自動運転に向けたものや、CASE領域での開発、スマートシティ構想実現を目指した先行開発などで先進的な取り組みをしています。 同社は大手メーカーと共同開発を行ってきたからこそ信頼を勝ち取れており、「技術でリードする会社」というポジションを確立。クルマの未来の形や、日本の未来を切り拓いていくような最先端の仕事を大手と共に、時に取引先に対して提案する立場となり、上流から仕事ができる面白さを併せ持つ企業です。 |
| 代表者 | - |
| URL | |
| 設立 | 1988年4月8日 |
| 資本金 | 9,000万円 |
| 売上 | - |
| 従業員数 | - |
| 平均年齢 | - |
| 主要取引先 | - |
転職したいけど、求人を探す時間がない人は、かんたん登録で、お仕事探しがらくらくスムーズになる
転職EXに会員登録しよう!
転職EXの会員登録をすると、以下の便利な機能がすぐにご利用になれます。ぜひご利用ください。
新規会員登録 (無料)気になるリストに保存できる件数は20件までです。
20件以上保存するにはログインが必要です。
ログイン後は、今までログイン中気になるリストに入っていた案件も見ることができます。
